图1 Wii的体系构架

以上为Wii的硬件构架，是从在Wiibrew那里找到的。

处理器

代号Broadway吧，基于IBM的Power构架的90nm处理器。
运行速度739MHz，最大带宽1.9G/s
总线到主处理器，243MHz，64位，最大带宽1.9G/s
32KB 8组L1指令set-associative cache
32KB 8组L1数据set-associative cache可以建立16K字节的高速缓冲区
有6个执行单元的超标量体系构架微处理器（floating-point unit, branching unit, system register unit, load/store unit, two integer units）
DMA单元，15入口的DMA请求队列，通过16K字节的高速缓冲区使用
Write-gather buffer用于写图形命令到图形处理芯片。
片上256KB2组 set-associative L2 integrated cache
两个 32-bit 整型单元
一个浮点单元 (FPU) (支持单精度 (32-bit)和双精度 (64-bit))
FPU 支持 paired single 浮点(FP/PS)
FPU支持paired single 乘加计算(ps_madd)，大多数 FP/PS 指令可以在每个单指令周期开始，3个指令周期结束。
定点到浮点的转化可以在FPU加载和存储时同时被执行，不会占用额外资源。
branch unit支持动态的和静态的分支指令预处理。当一个指令阻塞数据，后续的指示可以发出和执行。所有的指令保持程序逻辑，并按正确的顺序执行。
支持3个 L2 cache 模式：32-Byte, 64-Byte, 和128-Byte
支持的总线pipeline深度: level 2, level 3, level 4
Broadway 向下兼容NGC的CPU (Gekko)
Broadway CPU 版本为 87102, Gekko 版本为83410。关于芯片的可用资源可查看以下网站 http://forum.wiibrew.org/viewtopic.php?t=210
图形处理器

使用ATi 的'Hollywood' 处理器运行速度243 MHz。
包括：

图形处理单元 (带3 MB的eDRAM)
音频DSP
I/O 总线桥，通过一颗嵌入的NEC ARM946协调
24 MB 的内部主存储器
内部主存储器的操作速度是486MHz。
Hollywood 和内存之间的带宽是3.9 GB/s 。
Hollywood的结构类似于NGC的Flipper和Splash部分。并且允许直接编程操作。
Hollywood是一个多核封装的处理器，还包含了两个子处理器组成：Vegas 和 Napa。Vegas是GPU，同时负责IO功能，包括内存访问。Napa是一个DSP，包含了24 MB的1TRAM。Vegas可以通过DMA直接访问3MB大小的1TRAM，用于帧缓冲器和纹理储存。
外部存储器使用Qimonda HYB18HS1232 64 MiB GDDR3 图形 RAM 。
稍后的空间更新中会提供更多的视频接口输出信息和许可的视频模式
存储器

Elpida S1616AGTA 16-Mbit SDRAM
Samsung K9F4G08U0A 65nm, 4-Gbit NAND flash
64 MB 的 GDDR3 (MEM2) 作为主要的外部存储器，可以以4G的带宽访问CPU和GPU，以及存储程序。
光盘


支持单面4.7G，双面8.51G的光盘(DVD)同时支持任天堂GC的光盘
无线

Broadcom BCM4318 Wi-Fi 接收器
Broadcom BCM2045 通过USB连接的蓝牙设备
参考
http://www.techonline.com/showArticle.jhtml?articleID=194500380
http://techon.nikkeibp.co.jp/english/NEWS_EN/20061127/124495/
http://bcm-specs.sipsolutions.net/

  

其它的暂时不说，所谓的破解和对一些接口的管理，从框图来看主要是针对Hollywood中的ARM进行，IOS加载在NANDflash中也是无需置疑的事情，任天堂公布Wii本机的空间512M，就是NANDflash的大小。所以呢这样看来Wii的变砖和解决变砖的方法，就是重新写一遍NANDFLASH。理论上通过复制和修正NANDFLASH的东西一切问题就可以解决。

但是这个也不绝对，有一个区域是否会有修改不是很明确，就是0x0d800xxx空间的SEEPROM是否会随版本的改变有修改的操作。这个挂在ARM的APB总线上的东西修改和编程机制不明，这里先介绍一下ARM的APB总线。

APB主要用于低带宽的周边外设之间的连接，例如UART、1284等，它的总线架构并不支持多个主模块，在APB里面唯一的主模块就是APB 桥。其特性包括：两个时钟周期传输；无需等待周期和回应信号；控制逻辑简单，只有四个控制信号。APB上的传输可以用下图所示的状态图来说明。



       1)系统初始化为IDLE状态，此时没有传输操作，也没有选中任何从模块。

       2)当有传输要进行时，PSELx＝1，PENABLE＝0，系统进入SETUP状态，并只会在SETUP 状态停留一个周期。当PCLK的下一个上升沿时到来时，系统进入ENABLE 状态。

       3)系统进入ENABLE状态时，维持之前在SETUP 状态的PADDR、PSEL、PWRITE不变，并将PENABLE置为1。传输也只会在ENABLE状态维持一个周期，在经过SETUP与ENABLE 状态之后就已完成。之后如果没有传输要进行，就进入IDLE状态等待；如果有连续的传输，则进入SETUP状态。

       可以说只要了解ARM对EEPROM的操作和格式，也不是没有办法。要命的是这个模块是嵌入在Hollywood芯片内部，处理起来只能使用软件的方法。所以想进一步的了解还是要从NEC的这颗ARM946做起

謝謝樓主分享，呵呵！！

LZ发了两贴，连发可以理解
可是LS也连坐了两个SF，这就太NB了。。。。。

不知道为啥就出来两个。。。。真奇怪